ak1976
02.12.2014, 11:04
Данная тема является развитием аналогичной (http://compcar.ru/forum/showthread.php?t=1441) на соседнем форуме, только применительно к платформе Android.
Судя по моим ЛС данный вопрос достаточно актуален и интересен не только мне. Да и самому, чтобы не забыть, желательно где-то записать :)
Сразу хочу выразить благодарность пользователю KiLLWarez c 4pda.ru, от него я узнал о самой возможности реализовать нестандартное разрешение под android. Он же рассказал мне ключевые моменты технологии.
Зачем все это нужно. С помощью изменения прошивки удалось реализовать вывод через VGA разрешения 800*480 и подключить Mele A2000 к штатному монитору Toyota Harrier Hybrid 2008 г. (через GVIF адаптер). Изображение на порядок лучше, чем при подключении через AV вход.
Для начала просто скопирую свой ответ из ЛС про реализацию нестандартного разрешения на Mele A2000 (Allwinner A10, 512Mb, VGA). Если тема будет интересна, постараюсь расширить этот пост деталями.
Прошивка собиралась из исходников и по инструкции из этого поста (http://docs.cubieboard.org/tutorials/cb1/installation/building_android_ics_a10_image). Все выполнялось на Ubuntu 12.04 (http://docs.cubieboard.org/tutorials/cb1/development/cubieboard/building_environment_for_android).
Правил файлы
./lichee/linux-3.0/drivers/video/sun4i/disp/de_bsp/de/disp_lcd.c
./lichee/boot/boot1/driver/drv_de_hdmi/de_bsp/de/disp_lcd.c
./lichee/boot/boot1/driver/drv_de/de_bsp/de/disp_lcd.c
./lichee/linux-3.0/drivers/video/sun4i/disp/de_bsp/de/disp_clk.c
./lichee/boot/boot1/driver/drv_de_hdmi/de_bsp/de/disp_clk.c
./lichee/boot/boot1/driver/drv_de/de_bsp/de/disp_clk.c
./lichee/linux-3.0/drivers/video/sun4i/disp/de_bsp/de/ebios/de_lcdc.c
./lichee/boot/boot1/driver/drv_de_hdmi/de_bsp/de/ebios/de_lcdc.c
./lichee/boot/boot1/driver/drv_de/de_bsp/de/ebios/de_lcdc.c
./android/system/core/init/init_disp.c
В файлах disp_lcd.c и init_disp.c для одного из штатных разрешений поправил параметры. Взял разрешение 1360x768, правил соответственно на 800x480
В файлах de_lcdc.c правятся тайминги VGA сигнала.
За основу я брал вот такой Modeline (подбирал его с помощью PowerStrip, на компьютере с Windows)
# "800x480" 29,664 800 826 898 958 480 542 545 575 +hsync +vsync
Для понимания как все это перевести в термины (ht, hbp, vt, vbp, vspw, hspw) очень полезная статья http://skif.bas-net.by/bsuir/admin/node85.html
у меня получились вот такие параметры
cfg.src_x = cfg.scl_x = cfg.out_x = 800;//HA
cfg.src_y = cfg.scl_y = cfg.out_y = 480;//VA
cfg.ht = 958;//HT-1=-1 horizontal total time
cfg.hbp = 132;//HS+HBP-1=+-1 back porch
cfg.vt = 1150;//VT*2=*2 vertical total time
cfg.vbp = 33;//VS+VBP-1=+-1 vertical back porch
cfg.vspw = 3;//VS-1=-1 vertical sync pulse width in pixels
cfg.hspw = 72;//HS-1=-1 horizontal sync pulse width
тут есть тонкость, что
cfg.vt - это vertical total time умноженный на 2
cfg.vbp - vertical back porch умноженный vertical sync pulse
cfg.hbp - аналогично.
формулы в комментариях написаны.
какой потаенный смысл в формуле типа HS-1=-1 я так и не понял, поставил туда просто ширину синхросигнала.
можно еще управлять полярностью синхросигналов через параметр
cfg.io_pol
значения я сейчас точно не вспомню, как то так по моему
cfg.io_pol = 0x04000000; // +hsync +vsync
cfg.io_pol = 0x00000000; // -hsync -vsync
или наоборот, в общем оказалось, что у меня гораздо лучше изображение при стандартном cfg.io_pol = 0x00000000;
как получить другие варианты полярности синхросигнала по моему тут нужно искать http://linux-sunxi.org/Display_Contr...#LCD_Registers
там определенные биты в регистре нужно cfg.io_pol нужно выставлять.
ну и остался файл disp_clk.c
в нем описывается частота тактового генератора, или, если точнее, частота выдачи точек на монитор
у меня там используются следующие значения
{ 29600000 , 1 , 29600000, 222000000 , 0 }, // DISP_VGA_H800_V480 //
первое число LCDx_CH1_CLK2
третье оно же
четвертое PLL_CLK
попробую объяснить как их получить. Сразу ссылку на доки http://linux-sunxi.org/Clock_Control_Module
Для начала нам нужно определить какая частота нам нужна.
Берем из Modeline частоту в МГц 29,664
В принципе это и длжно быть значение LCDx_CH1_CLK2, но т.к. A10 не умеет генерировать произвольную частоту нужно подобрать ближайшую из тех, что он умеет.
Из доков формулы LCD[01]_CH1_CLK2 = PLL_CLK / M, где M может быть от 1 до 16.
Как я понял PLL_CLK это PLL3 из доков, т.е. он умеет выдвать частоту из ряда 3МГц * M, где M может быть от 9 до 127
вот подбирая значения M для этих двух частот и нужно получить LCDx_CH1_CLK2 наиболее близкий к требуемому.
Чтобы было проще подбирать, а написал небольшой скрипт (http://hhll.ru/1/pll_clock.php). Ему нужно задать нужную частоту в Гц, он выдаст пары значений PLL_CLK и LCDx_CH1_CLK2 отсортированные по наименьшей разнице с заданным значением.
Правда если задать ему 29664000 скрипт не выдаст пары 29600000, 222000000. Связанно это с тем что изначально я использовал в 2 раза меньшую частоту 14,832 Мгц
Для нее скрипт выдает пару 222000000, 14800000 точно уже не скажу почему взял не самый верний результат, скорее всего потребовалось немного поднять частоту.
Потом я выяснил, что если взять частоту в 2 раза выше, то изображение на мониторе получается качественней, и просто увеличил 14800000 в два раза, и не стал подбирать новые пары.
Так же выяснилось что mele в качестве внутреннего разрешения (то в котором изначально формируется изображение, можно посмотреть в antutu, далее при выводе на vga, hdmi оно просто масштабируется до требуемог).
Так вот в качестве внутреннего разрешения используется разрешение режима который прописан в script.bin параметр screen0_output_mode
По умолчанию там стоит 1280*720, мелковато получается. Я поставил разрешение поменьше.
В качестве смесителя синхросигнала использовалась схема на 555ЛП5 с соседнего форума
http://compcar.ru/forum/attachment.php?attachmentid=9067&d=1353957753&thumb=1
На двух резисторах смеситель синхросигналов не заработал. Оказалось причина в том, что mele выдает синхроимпульсы амплитудой около 3В, сравнивал с обычным компьютером, там амплитуда синхроимпульсов в районе 5В. Похоже 3В моей голове не хватало. Т.е. смеситель на 555ЛП5 у меня по большому счету только уровень синхроимпульсов поднимает, ну и заодно смешивает синхросигналы. С обычного компьютера все работало и от двух резисторов
Пробовал еще изменять разрешение на HummingBird A31 в нем достаточно script.bin исправить.
Файл прошивки и исправленные файлы исходников для нее для Allwinner A20, cubietruck (Правилось разрешение 640x480 - переделал его в 800x480)
https://yadi.sk/d/joxxW73FmqNx8
Судя по моим ЛС данный вопрос достаточно актуален и интересен не только мне. Да и самому, чтобы не забыть, желательно где-то записать :)
Сразу хочу выразить благодарность пользователю KiLLWarez c 4pda.ru, от него я узнал о самой возможности реализовать нестандартное разрешение под android. Он же рассказал мне ключевые моменты технологии.
Зачем все это нужно. С помощью изменения прошивки удалось реализовать вывод через VGA разрешения 800*480 и подключить Mele A2000 к штатному монитору Toyota Harrier Hybrid 2008 г. (через GVIF адаптер). Изображение на порядок лучше, чем при подключении через AV вход.
Для начала просто скопирую свой ответ из ЛС про реализацию нестандартного разрешения на Mele A2000 (Allwinner A10, 512Mb, VGA). Если тема будет интересна, постараюсь расширить этот пост деталями.
Прошивка собиралась из исходников и по инструкции из этого поста (http://docs.cubieboard.org/tutorials/cb1/installation/building_android_ics_a10_image). Все выполнялось на Ubuntu 12.04 (http://docs.cubieboard.org/tutorials/cb1/development/cubieboard/building_environment_for_android).
Правил файлы
./lichee/linux-3.0/drivers/video/sun4i/disp/de_bsp/de/disp_lcd.c
./lichee/boot/boot1/driver/drv_de_hdmi/de_bsp/de/disp_lcd.c
./lichee/boot/boot1/driver/drv_de/de_bsp/de/disp_lcd.c
./lichee/linux-3.0/drivers/video/sun4i/disp/de_bsp/de/disp_clk.c
./lichee/boot/boot1/driver/drv_de_hdmi/de_bsp/de/disp_clk.c
./lichee/boot/boot1/driver/drv_de/de_bsp/de/disp_clk.c
./lichee/linux-3.0/drivers/video/sun4i/disp/de_bsp/de/ebios/de_lcdc.c
./lichee/boot/boot1/driver/drv_de_hdmi/de_bsp/de/ebios/de_lcdc.c
./lichee/boot/boot1/driver/drv_de/de_bsp/de/ebios/de_lcdc.c
./android/system/core/init/init_disp.c
В файлах disp_lcd.c и init_disp.c для одного из штатных разрешений поправил параметры. Взял разрешение 1360x768, правил соответственно на 800x480
В файлах de_lcdc.c правятся тайминги VGA сигнала.
За основу я брал вот такой Modeline (подбирал его с помощью PowerStrip, на компьютере с Windows)
# "800x480" 29,664 800 826 898 958 480 542 545 575 +hsync +vsync
Для понимания как все это перевести в термины (ht, hbp, vt, vbp, vspw, hspw) очень полезная статья http://skif.bas-net.by/bsuir/admin/node85.html
у меня получились вот такие параметры
cfg.src_x = cfg.scl_x = cfg.out_x = 800;//HA
cfg.src_y = cfg.scl_y = cfg.out_y = 480;//VA
cfg.ht = 958;//HT-1=-1 horizontal total time
cfg.hbp = 132;//HS+HBP-1=+-1 back porch
cfg.vt = 1150;//VT*2=*2 vertical total time
cfg.vbp = 33;//VS+VBP-1=+-1 vertical back porch
cfg.vspw = 3;//VS-1=-1 vertical sync pulse width in pixels
cfg.hspw = 72;//HS-1=-1 horizontal sync pulse width
тут есть тонкость, что
cfg.vt - это vertical total time умноженный на 2
cfg.vbp - vertical back porch умноженный vertical sync pulse
cfg.hbp - аналогично.
формулы в комментариях написаны.
какой потаенный смысл в формуле типа HS-1=-1 я так и не понял, поставил туда просто ширину синхросигнала.
можно еще управлять полярностью синхросигналов через параметр
cfg.io_pol
значения я сейчас точно не вспомню, как то так по моему
cfg.io_pol = 0x04000000; // +hsync +vsync
cfg.io_pol = 0x00000000; // -hsync -vsync
или наоборот, в общем оказалось, что у меня гораздо лучше изображение при стандартном cfg.io_pol = 0x00000000;
как получить другие варианты полярности синхросигнала по моему тут нужно искать http://linux-sunxi.org/Display_Contr...#LCD_Registers
там определенные биты в регистре нужно cfg.io_pol нужно выставлять.
ну и остался файл disp_clk.c
в нем описывается частота тактового генератора, или, если точнее, частота выдачи точек на монитор
у меня там используются следующие значения
{ 29600000 , 1 , 29600000, 222000000 , 0 }, // DISP_VGA_H800_V480 //
первое число LCDx_CH1_CLK2
третье оно же
четвертое PLL_CLK
попробую объяснить как их получить. Сразу ссылку на доки http://linux-sunxi.org/Clock_Control_Module
Для начала нам нужно определить какая частота нам нужна.
Берем из Modeline частоту в МГц 29,664
В принципе это и длжно быть значение LCDx_CH1_CLK2, но т.к. A10 не умеет генерировать произвольную частоту нужно подобрать ближайшую из тех, что он умеет.
Из доков формулы LCD[01]_CH1_CLK2 = PLL_CLK / M, где M может быть от 1 до 16.
Как я понял PLL_CLK это PLL3 из доков, т.е. он умеет выдвать частоту из ряда 3МГц * M, где M может быть от 9 до 127
вот подбирая значения M для этих двух частот и нужно получить LCDx_CH1_CLK2 наиболее близкий к требуемому.
Чтобы было проще подбирать, а написал небольшой скрипт (http://hhll.ru/1/pll_clock.php). Ему нужно задать нужную частоту в Гц, он выдаст пары значений PLL_CLK и LCDx_CH1_CLK2 отсортированные по наименьшей разнице с заданным значением.
Правда если задать ему 29664000 скрипт не выдаст пары 29600000, 222000000. Связанно это с тем что изначально я использовал в 2 раза меньшую частоту 14,832 Мгц
Для нее скрипт выдает пару 222000000, 14800000 точно уже не скажу почему взял не самый верний результат, скорее всего потребовалось немного поднять частоту.
Потом я выяснил, что если взять частоту в 2 раза выше, то изображение на мониторе получается качественней, и просто увеличил 14800000 в два раза, и не стал подбирать новые пары.
Так же выяснилось что mele в качестве внутреннего разрешения (то в котором изначально формируется изображение, можно посмотреть в antutu, далее при выводе на vga, hdmi оно просто масштабируется до требуемог).
Так вот в качестве внутреннего разрешения используется разрешение режима который прописан в script.bin параметр screen0_output_mode
По умолчанию там стоит 1280*720, мелковато получается. Я поставил разрешение поменьше.
В качестве смесителя синхросигнала использовалась схема на 555ЛП5 с соседнего форума
http://compcar.ru/forum/attachment.php?attachmentid=9067&d=1353957753&thumb=1
На двух резисторах смеситель синхросигналов не заработал. Оказалось причина в том, что mele выдает синхроимпульсы амплитудой около 3В, сравнивал с обычным компьютером, там амплитуда синхроимпульсов в районе 5В. Похоже 3В моей голове не хватало. Т.е. смеситель на 555ЛП5 у меня по большому счету только уровень синхроимпульсов поднимает, ну и заодно смешивает синхросигналы. С обычного компьютера все работало и от двух резисторов
Пробовал еще изменять разрешение на HummingBird A31 в нем достаточно script.bin исправить.
Файл прошивки и исправленные файлы исходников для нее для Allwinner A20, cubietruck (Правилось разрешение 640x480 - переделал его в 800x480)
https://yadi.sk/d/joxxW73FmqNx8